Tại sao quy trình chế tạo wafer nanomet 7- lại khó đến vậy?

 

Quá trình 7nm là gì?

Trước khi nói về quy trình 7nm, hãy hiểu "nano" nghĩa là gì. Một nanomet (nm) là một đơn vị chiều dài và 1 nanomet bằng 10 lũy thừa thứ chín. Trong trường hợp chip bán dẫn, nanomet thường đề cập đến kích thước nhỏ nhất của bóng bán dẫn hoặc kích thước cấu trúc nhỏ nhất tạo nên các đơn vị chức năng riêng lẻ trong chip. Do đó, quy trình 7nm đề cập đến việc chế tạo một bóng bán dẫn có cấu trúc tối thiểu 7 nm trên chip.

Khi các bóng bán dẫn tiếp tục thu nhỏ kích thước, khả năng tích hợp chip, tốc độ tính toán và hiệu quả sử dụng năng lượng đã tăng lên đáng kể. Tuy nhiên, việc hiện thực hóa những đột phá công nghệ này không hề thuận lợi mà đòi hỏi phải giải quyết hàng loạt vấn đề kỹ thuật từ thiết kế đến vật liệu, quy trình cho đến sản xuất.

0040-09963 BỆNH, PHẲNG 150MM, IS,NI LIFT2,HVCEN

0021-20572 BỆNH, 6 ADV.101 CVRG ĐẦY ĐỦ

 

Tại sao việc đột phá tiến trình 7nm lại khó đến vậy?

Vượt qua những khó khăn của quy trình 7nm thực sự có thể được tháo rời theo nhiều chiều. Để hiểu rõ hơn về nó, hãy so sánh nó với việc chế tạo một cỗ máy ngày càng tinh vi, phức tạp và hiệu quả. Hãy tưởng tượng bạn đang cố gắng tạo ra một chiếc đồng hồ có độ chính xác cao, trong đó mọi bánh răng và bộ phận phải nhỏ và chính xác đến mức ngay cả lỗi của từng chi tiết cũng có thể khiến chức năng tổng thể bị hỏng. Đối với quy trình sản xuất chất bán dẫn, quy trình 7nm quả thực là một thách thức cực độ.

1. Xấp xỉ các giới hạn vật lý

Khi kích thước bóng bán dẫn tiếp tục giảm, một số giới hạn vật lý đã được tiếp cận. Ngay khi kích thước của bóng bán dẫn nhỏ hơn 10 nanomet, hiệu ứng lượng tử bắt đầu biểu hiện. Ví dụ, các electron thể hiện đường hầm lượng tử trong các bóng bán dẫn nhỏ bé này, nơi các electron có thể đi qua “giếng” của bóng bán dẫn, khiến dòng điện bị rò rỉ, ảnh hưởng đến hiệu suất và mức tiêu thụ điện năng của chip.

Để khắc phục những vấn đề này, các nhà thiết kế chip cần dựa vào các công nghệ tiên tiến, chẳng hạn như sử dụng vật liệu chất lượng cao hơn (ví dụ: vật liệu có hằng số điện môi cao) hoặc cấu trúc bóng bán dẫn tiên tiến hơn (ví dụ: FinFET). Tuy nhiên, việc áp dụng các công nghệ này không phải là một bản nâng cấp đơn giản mà phải đối mặt với những thách thức đáng kể về vật liệu, chế tạo và kỹ thuật.

2. Những thách thức của in thạch bản

In thạch bản là một trong những khía cạnh quan trọng nhất của quá trình sản xuất chất bán dẫn. Quang khắc là quá trình chiếu một mẫu thiết kế lên vật liệu nhạy sáng trên tấm bán dẫn silicon để mô tả cấu trúc của chip. Tuy nhiên, khi kích thước bóng bán dẫn tiếp tục co lại, các kỹ thuật in thạch bản truyền thống như quang khắc tia cực tím sâu (DUV) không thể đáp ứng các nhu cầu sản xuất phức tạp như vậy.

Để giải quyết vấn đề này, công nghệ in thạch bản cực tím (EUV) đã được giới thiệu, cho phép sử dụng các bước sóng ánh sáng ngắn hơn, giúp cải thiện độ chính xác của in thạch bản. Tuy nhiên, bản thân công nghệ EUV cũng gặp phải nhiều vấn đề: thứ nhất, nguồn sáng EUV khó phát triển và cần công suất cao hơn để đạt đủ độ phơi sáng; Thứ hai, độ chính xác hình ảnh của quá trình phơi nhiễm EUV có yêu cầu rất cao đối với thiết bị, đồng thời việc nghiên cứu và phát triển vật liệu cản quang cũng đang được tiến hành liên tục.

Do đó, những đột phá trong công nghệ in thạch bản không chỉ đòi hỏi sự hỗ trợ của thiết bị tiên tiến mà còn cần sự hợp tác đa ngành trong khoa học vật liệu, quang học và các lĩnh vực khác.

3. Những thách thức trong thiết kế vật liệu và thiết bị

Với sự tiến bộ của quy trình 7nm, rất khó để đáp ứng yêu cầu về hiệu suất cao nếu chỉ dựa vào vật liệu silicon. Những hạn chế của khoa học vật liệu đã buộc chúng ta phải xem xét các vật liệu thay thế, chẳng hạn như vật liệu high-k cũng như các vật liệu bán dẫn mới như gali nitrit, ống nano cacbon, v.v. Những vật liệu mới này có tiềm năng cải thiện hiệu suất chip, nhưng khả năng tương thích của chúng, sự ổn định và tích hợp với các quy trình sản xuất hiện tại vẫn còn nhiều thách thức.

Ngoài ra, quy trình 7nm yêu cầu độ dài cổng rất ngắn cho bóng bán dẫn, điều này đặt ra yêu cầu cao hơn về thiết kế của thiết bị. Người thiết kế cần kiểm soát chính xác kích thước và cách bố trí của từng thiết bị để tránh các vấn đề như rò rỉ dòng điện và ảnh hưởng nhiệt quá mức do lỗi.

4. Độ chính xác sản xuất và kiểm soát chi phí

Sản xuất chip với quy trình 7nm đòi hỏi thiết bị và quy trình có độ chính xác cực cao. Ví dụ, các quy trình như xử lý tấm silicon, lắng đọng màng mỏng, khắc đều đòi hỏi độ chính xác cực cao, đặt ra yêu cầu cực kỳ khắt khe đối với thiết bị sản xuất. Ngoài ra, do kích thước cực nhỏ của các bóng bán dẫn trong quy trình 7nm nên ngay cả những lỗi sản xuất nhỏ nhất cũng có thể dẫn đến sự suy giảm đáng kể hiệu suất của toàn bộ chip, vì vậy mọi bước trong quy trình sản xuất đều phải được kiểm soát chặt chẽ.

Yêu cầu độ chính xác cao trong quy trình sản xuất và chuỗi quy trình phức tạp đồng nghĩa với việc tăng chi phí đáng kể. Ví dụ, việc sử dụng kỹ thuật in thạch bản EUV đòi hỏi thiết bị đắt tiền hơn và tỷ lệ sản xuất thấp, dễ dẫn đến sai sót trong quá trình sản xuất, dẫn đến chip bị loại bỏ.

5. Vấn đề tiêu thụ điện năng và quản lý nhiệt

Khi chip ngày càng nhỏ hơn, số lượng bóng bán dẫn tích hợp tăng lên và mỗi bóng bán dẫn vẫn tiêu thụ điện năng. Khi số lượng bóng bán dẫn tăng lên, vấn đề tiêu thụ điện năng dần trở nên rõ ràng. Mặc dù quy trình 7nm tiết kiệm năng lượng hơn quy trình truyền thống nhưng việc quản lý năng lượng của các bộ phận khác nhau trong chip lại trở nên phức tạp hơn.

Ngoài ra, mức tiêu thụ điện năng có liên quan chặt chẽ đến nhiệt và khi nhiệt bên trong chip không thể được tản nhiệt một cách hiệu quả, nó có thể khiến chip quá nóng, có thể ảnh hưởng đến hiệu suất hoặc thậm chí làm cháy thiết bị. Do đó, làm thế nào để thiết kế một hệ thống quản lý nhiệt hiệu quả để tránh các hiệu ứng nhiệt do tiêu thụ điện năng quá mức cũng là một trong những vấn đề chính mà quy trình 7nm phải đối mặt.

Giải pháp & Phát triển trong tương lai

Bất chấp nhiều thách thức trong việc đột phá quy trình 7nm, ngành bán dẫn đã có những bước đột phá bước đầu với một số giải pháp đổi mới:

Quang khắc cực tím (EUV):Kỹ thuật in thạch bản EUV đang trưởng thành và sẽ trở thành công nghệ chính cho các nút quy trình nhỏ hơn như 5nm, 3nm và thậm chí nhỏ hơn trong tương lai.

Mạch tích hợp ba chiều (IC 3D):Để vượt qua giới hạn vật lý của bố cục mặt phẳng, nhiều công ty bán dẫn đã bắt đầu nghiên cứu công nghệ mạch tích hợp ba chiều (3D IC), giúp cải thiện hơn nữa khả năng tích hợp và hiệu suất của chip bằng cách xếp chồng các bóng bán dẫn, bộ nhớ và các thành phần khác theo chiều dọc.

Vật liệu bán dẫn mới:Ngoài silicon, ngành công nghiệp này cũng đang khám phá các vật liệu bán dẫn mới khác, chẳng hạn như ống nano carbon, graphene, v.v., để giải quyết các hạn chế vật lý mà vật liệu silicon truyền thống gặp phải trong quá trình giảm kích thước.

Điện toán lượng tử:Mặc dù điện toán lượng tử còn lâu mới được áp dụng rộng rãi, nhưng nó được kỳ vọng sẽ phá vỡ nút thắt của điện toán dựa trên silicon truyền thống như một giải pháp thay thế tiềm năng cho các kiến ​​trúc điện toán trong tương lai.

Phần kết luận

Khó khăn trong việc đột phá quy trình 7nm không chỉ là đột phá ở trình độ kỹ thuật mà còn liên quan đến việc ứng dụng toàn diện nhiều ngành như khoa học vật liệu, vật lý, hóa học và kỹ thuật.