Edge Die là gì?

Khuôn cạnh đề cập đến các chip nằm ở rìa của tấm bán dẫn có thể có lỗi về thiết kế hoặc kích thước không đầy đủ do lỗi căn chỉnh mặt nạ hoặc cắt miếng bán dẫn trong quá trình sản xuất tấm bán dẫn. Dưới đây là lời giải thích chi tiết về chip biên:

1. Nguyên nhân của Edge Die

Trong quy trình sản xuất wafer, vai trò của các quy trình như in thạch bản, lắng đọng, khắc thường tập trung ở trung tâm của wafer vì độ chính xác căn chỉnh cao hơn và điều kiện quy trình ổn định hơn. Diện tích cạnh của tấm bán dẫn cách xa tham chiếu căn chỉnh của thiết bị xử lý, bị ảnh hưởng lớn bởi hiệu ứng nhiễu xạ quang học, ứng suất cơ học, nhiệt độ và các yếu tố khác, dẫn đến chất lượng chip kém ở phần cạnh. Đặc biệt trong quá trình cắt wafer, do lực cơ học của wafer không đồng đều nên phần cạnh dễ hình thành các chip thái hạt lựu bị lỗi hoặc không hoàn chỉnh.

{} Dgdp

2. Đặc điểm của cạnhchết

Kích thước không đầy đủ: Do khuôn Edge có thể không đáp ứng đầy đủ yêu cầu thiết kế trong quá trình cắt nên kích thước có thể không đều, thậm chí không đầy đủ. Điều này có nghĩa là các chip ở vùng rìa có năng suất thấp hơn trong quá trình sản xuất. Khiếm khuyết gia tăng: Do độ chính xác căn chỉnh thấp của in thạch bản và khắc, khuôn Edge dễ mắc một số khiếm khuyết hoặc hỏng hóc nhỏ, ảnh hưởng đến chức năng của chip.

Lãng phí và mất mát: Khuôn cạnh thường được coi là khu vực lãng phí vì chúng có chất lượng và hiệu suất kém, không đáp ứng được yêu cầu tiêu chuẩn. Sự hiện diện của những con chip này đồng nghĩa với việc có một lượng chất thải nhất định trong quá trình xử lý wafer.

0010-35756 Assy buồng hồi chiêu CVD

3. Tác động của cạnhchếtvề việc sử dụng wafer

Khuôn cạnh cho tấm wafer chủ yếu là diện tích bị lãng phí do những hạn chế về mặt vật lý trong quá trình chế tạo và cắt hạt. Để nâng cao hiệu quả sử dụng tấm bán dẫn, ngành công nghiệp bán dẫn không ngừng thúc đẩy việc sử dụng các tấm bán dẫn có đường kính lớn hơn (chẳng hạn như tấm bán dẫn 300mm) để giảm diện tích chiếm chỗ của khuôn Edge. Điều này là do các tấm bán dẫn có đường kính lớn cung cấp nhiều diện tích hoạt động hơn và ít chất thải hơn ở các cạnh không thể sử dụng được.

4. Cách giảm thiểu tác động của cạnhchết

Cải thiện độ chính xác của quy trình: Giảm khuyết tật chip ở các khu vực cạnh bằng cách cải thiện độ chính xác của in thạch bản, khắc và các quy trình khác. Đây là một cách cơ bản để cải thiện năng suất và giảm số lượng khuôn Edge. Phương pháp cắt hạt được tối ưu hóa: Công nghệ cắt lát mỏng hơn được sử dụng để giảm thiểu việc mất các phần cạnh trong quá trình cắt. Kích thước wafer tăng: Việc tăng kích thước của wafer (ví dụ: sử dụng các wafer lớn hơn 300mm hoặc 450mm) có thể làm giảm tỷ lệ diện tích của khuôn Edge, từ đó làm tăng số lượng chip trên một đơn vị diện tích.

5. Tương tự và ẩn dụ

Một chiếc bánh wafer có thể được so sánh với một chiếc bánh lớn, với khoai tây chiên được cắt thành từng miếng nhỏ. Và khuôn Edge giống như một số mẩu vụn trên mép bánh, mặc dù ban đầu chúng là một phần của chiếc bánh nhưng những mẩu vụn này thường không ăn được do việc cắt mép không hoàn hảo. Để giảm bớt những mảnh vụn này, các nhà sản xuất cố gắng cải tiến dụng cụ cắt hoặc lựa chọn những chiếc bánh lớn hơn, điều này đảm bảo chiếc bánh có chất lượng cao hơn ở khu vực trung tâm, ngay cả khi một số góc bị lãng phí.

Bản tóm tắt

Khuôn cạnh là một sản phẩm không thể tránh khỏi trong quá trình sản xuất tấm bán dẫn, chủ yếu được gây ra bởi phương pháp quang khắc, cắt hạt và các quy trình khác. Mặc dù khuôn Edge không đáp ứng các tiêu chuẩn và không thể được sử dụng làm sản phẩm đủ tiêu chuẩn, nhưng bằng cách cải thiện độ chính xác của quy trình, tối ưu hóa công nghệ cắt hạt và sử dụng các tấm wafer có đường kính lớn hơn, việc lãng phí diện tích của khuôn Edge có thể được giảm thiểu một cách hiệu quả cũng như hiệu suất và hiệu suất sử dụng wafer tổng thể. có thể được cải thiện.