Quá trình FinFet hình thành dòng chảy của một cổng câm

0010-20132 6" Assy chuyển lưỡi

Sự hình thành của vây (Fin) và tầm quan trọng của chúng

Vây là thành phần chính trong cấu trúc ba chiều của thiết bị FinFET, giống hình dạng vây cá nên có tên như vậy. Chiều cao của các cánh tản nhiệt xác định trực tiếp độ rộng cổng của FinFET, điều này rất quan trọng để kiểm soát dòng điện. Trong các nút công nghệ 22nm trở xuống, do kích thước vây rất nhỏ nên thường đạt được bằng các kỹ thuật tạo khuôn như SADP (Tạo khuôn đôi tự căn chỉnh) hoặc SAQP (Tạo khuôn tứ giác tự căn chỉnh).

Xử lý sơ bộ bằng lắng đọng lớp ILD

0010-20129 6" Cụm lưỡi đệm

Lắng đọng lớp ILD

Sau đó, một lớp ILD (Điện môi giữa các lớp) được lắng đọng trên tấm bán dẫn đã được làm sạch, thường là Lớp phủ SiO2. Vai trò chính của ILD là cung cấp sự cách ly điện giữa các vây và làm vật liệu độn trong quy trình CMP (Đánh bóng cơ học hóa học) tiếp theo. Việc lựa chọn vật liệu ILD phù hợp là rất quan trọng để đảm bảo tính chất điện tốt và độ phẳng.

ILD CMP

Tiếp theo là ILD CMP, sử dụng silicon nitride (SiN) làm vật liệu phát hiện điểm cuối để đánh bóng cơ học hóa học. Mục tiêu của CMP là làm cho bề mặt của lớp ILD rất phẳng để tạo điều kiện thuận lợi cho các hoạt động tạo khuôn và khắc tiếp theo. Lượng đánh bóng phải được kiểm soát chính xác trong quá trình CMP để tránh xói mòn quá mức các cấu trúc quan trọng bên dưới.

Loại bỏ SiN và Pquảng cáoOxideLớp

Sau khi CMP hoàn tất, mặt nạ cứng silicon nitride bao phủ các vây cũng như lớp oxit đệm cần phải được loại bỏ. Bước này thường được thực hiện bằng phương pháp khắc ướt, phương pháp này không chỉ loại bỏ các lớp bảo vệ tạm thời này mà còn để lộ bề mặt silicon phía trên vây để chuẩn bị cho lần pha tạp tiếp theo.

Tăng trưởng lớp oxit hy sinh và pha tạp vùng giếng

0010-20133 8"Assy chuyển lưỡi

Tăng trưởng oxit hy sinh

Ngay sau đó, một lớp oxit hy sinh mỏng mọc lên trên bề mặt vây. Lớp này được sử dụng để bảo vệ các vây khỏi bị hư hại trực tiếp trong quá trình pha tạp giếng tiếp theo. Ngoài ra, oxit hy sinh có thể giúp xác định ranh giới của vùng pha tạp và cải thiện độ chính xác của pha tạp.

Doping trong khu vực giếng

Một vùng giếng được áp dụng để cấy mặt nạ và việc cấy ion được thực hiện để tạo thành bẫy cách ly giữa kênh và chất nền. Bước này nhằm tạo vùng giếng loại p hoặc loại n cung cấp pha tạp nền thích hợp cho các thiết bị PMOS và NMOS tương ứng. Sau đó, lớp oxit hy sinh được loại bỏ và wafer được làm sạch để đảm bảo không có cặn ảnh hưởng đến quá trình tiếp theo.

Hình thành cấu trúc cổng câm

Sự lắng đọng của lớp oxit cổng mờ

Để xây dựng cấu trúc cổng tạm thời, một lớp oxit cổng câm được lắng đọng trên tấm bán dẫn. Lớp oxit này sẽ làm cơ sở cho quá trình lắng đọng và làm phẳng polysilicon tiếp theo.

Lắng đọng polysilicon và CMP

Sau đó, một lớp polysilicon được lắng đọng trên toàn bộ bề mặt của tấm wafer và được làm phẳng bằng CMP. Lớp silicon đa tinh thể sẽ đóng vai trò là vật liệu cổng tạm thời cho đến khi cổng kim loại high-k cuối cùng thay thế nó. Trong quá trình CMP, độ dày lớp polysilicon là đồng nhất để hỗ trợ các bước tạo khuôn tiếp theo.

Lắng đọng mặt nạ cứng

Tiếp theo, một mặt nạ cứng (HM) được đặt lên trên lớp polysilicon để định hướng cho việc tạo khuôn cổng tiếp theo. Tùy thuộc vào nút công nghệ, nếu khoảng cách cổng lớn hơn 80 nm, có thể sử dụng kỹ thuật in thạch bản nhúng 193 nm để tạo thành mô hình không gian đường; Đối với các bước cổng nhỏ hơn, cần có các kỹ thuật nhân như SADP hoặc SAQP. Việc lựa chọn mặt nạ cứng và các điều kiện lắng đọng là rất quan trọng đối với tính chính xác của việc tạo khuôn tiếp theo.

Mẫu cổng

Một mặt nạ cổng được áp dụng để tạo ra một mẫu trống trong chất quang dẫn. Sau khi khắc mặt nạ cứng, tước chất cản quang và làm sạch, mặt nạ cắt được áp dụng và mẫu đường mặt nạ cứng được cắt bỏ bằng cách khắc. Cuối cùng, polysilicon được khắc bằng cách sử dụng mẫu mặt nạ cứng thu được để tạo ra cấu trúc cổng câm được thiết kế.