Tại sao nên sử dụng vật liệu High-k làm vật liệu lớp điện môi cổng?

Tại sao nên sử dụng vật liệu High-k làm vật liệu lớp điện môi cổng?

Lớp điện môi cổng được phát triển như thế nào? Tại sao quy trình tiên tiến lại sử dụng vật liệu k cao làm lớp điện môi cổng?

Lớp điện môi cổng của các nút nâng cao được sử dụng như thế nào?

Nút công nghệ	Đặc điểm cấu trúc	Cao-k Trung bình
		nMOS	pMOS
45nm	Mặt phẳng	HfO₂/ZrO	HfO₂/ZrO
32nm	Mặt phẳng	HfO₂	HfO₂
22nm	FinFET/Cổng ba	HfO₂	HfO₂
14nm	FinFET/Cổng ba	HfO₂	HfO₂

Như thể hiện trong bảng trên, tại nút 45nm trở xuống, quy trình HKMG (Cổng kim loại High-k) được sử dụng và vật liệu high-k được sử dụng làm lớp điện môi cổng; Các nút trên 45nm chủ yếu sử dụng oxit silic làm lớp điện môi cổng.

Lớp điện môi cổng là gì?

Như thể hiện trong hình trên, vùng màu xám ở đầu sơ đồ biểu diễn cực cổng và điện áp được áp dụng cho cực cổng để kiểm soát sự hình thành kênh dòng điện giữa cực nguồn và cực máng. Lớp màu vàng nhạt bên dưới cực cổng biểu diễn lớp điện môi cực cổng, cô lập cực cổng và chất nền tinh thể đơn khỏi sự dẫn điện một chiều.

Dòng rò cổng là gì?

Khi nút quy trình co lại, kích thước chip giảm và lớp oxit cổng tiếp tục mỏng đi. Khi lớp điện môi cổng rất mỏng (dưới 2nm) hoặc ở điện áp cao, các electron sẽ đi qua lớp điện môi thông qua hiệu ứng đường hầm, dẫn đến dòng điện rò rỉ giữa cổng và chất nền.

Các vấn đề do dòng điện rò rỉ gây ra?

Tiêu thụ điện năng của chip tăng, tỏa nhiệt tăng và tốc độ chuyển mạch giảm. Ví dụ, trong mạch logic, dòng điện rò rỉ có thể gây ra sự trôi mức trong mạch logic cấp cổng.

Tại sao nên sử dụng vật liệu có k cao?

Vật liệu điện môi k cao có hằng số điện môi (giá trị k) cao hơn SiO₂ thông thường. Các loại môi trường k cao là:

Vật liệu high-k	Hằng số điện môi
Hafni HfO2 oxit	25
Titan oxit TiO2	30-80
Zirconia ZrO2	25
Tantalum pentoxit Ta2O5	25-50
Bari stronti titanat BST	100-800
Stronti titanat STO	230+
Chì titanat PZT	400-1500

Công thức điện dung: C=ϵ⋅A\d

ε\d là hằng số điện môi, AA là diện tích của tụ điện và dd là độ dày của lớp điện môi.

Như thể hiện trong công thức, ε càng lớn ở một C nhất định, tỷ lệ A/d càng nhỏ. Ngay cả với điện môi k cao, vẫn có thể tăng độ dày của lớp điện môi trong khi vẫn duy trì điện dung. Độ dày vật lý của vật liệu k cao gấp 3~6 lần so với oxit silic, vì dòng điện đường hầm điện tử liên quan theo cấp số nhân với độ dày của lớp cách điện, điều này sẽ làm giảm đáng kể hiệu ứng đường hầm lượng tử của lớp điện môi cổng, do đó cải thiện hiệu quả dòng rò cổng.