Lớp phủ trong MEMS là gì?

Trong sản xuất MEMS (Sản xuất hệ thống vi cơ), quy trình in thạch bản là bước trung tâm để xác định liệu mẫu trong bố cục có thể được "in" chính xác lên silicon wafer {{0} Độ chính xác giữa các mẫu mạch được hình thành bởi hai quá trình in thạch bản trước và sau quá trình sản xuất chip .

0040-02544 phần thân trên, kim loại DPS

Khi nói đến các thiết bị MEMS, độ chính xác của lớp phủ là rất quan trọng . Lấy chip áp suất làm ví dụ, cần phải thực hiện lớp phủ phía trước và phía sau, và căn chỉnh chính xác là cơ sở để đảm bảo vị trí tương đối chính xác của áp suất. Chip con quay hồi chuyển, độ chính xác của lớp phủ xác định mối quan hệ vị trí tương đối giữa cấu trúc rung vi cơ và điện cực phát hiện và nếu có một lỗi lớn, độ nhạy và độ ổn định của con quay hồi chuyển sẽ giảm đi rất nhiều và không thể cung cấp dữ liệu đo góc đáng tin cậy cho các ứng dụng như điều hướng {2 {

 

Lỗi lớp phủ có nguồn gốc từ các lỗi căn chỉnh in thạch bản, yêu cầu máy in thạch bản để căn chỉnh các dấu căn chỉnh của lớp trước khi tiếp xúc, nhưng có thể dẫn đến độ lệch nhỏ do các lỗi trong hệ thống quang học có thể xảy ra trùng với lớp trước .

 

Ngoài các lỗi căn chỉnh in thạch bản, các lỗi xử lý MEMS cũng có thể gây ra các lớp phủ . Khi sio₂, si₃n₄ hoặc các lớp kim loại được lắng đọng, ứng suất của vật liệu có thể gây ra biến dạng cục bộ của wafer {}}} khiến lớp in thạch bản tiếp theo đi chệch trong căn chỉnh và chuyển mẫu .} Các quá trình nhiệt độ cao (e . g . dẫn đến biến dạng . biến dạng này có thể ảnh hưởng đến độ chính xác của các lớp in thạch bản tiếp theo, dẫn đến sự sai lệch của mẫu .}

715-028405-001 nhà ở, buồng phản ứng thấp hơn

Minh họa về ảnh hưởng của Warpage đối với lớp phủ trong quá trình MEMS

Làm thế nào để kiểm soát và tối ưu hóa lỗi lớp phủ? Trong quá trình IC, hiệu chỉnh gần (OPC) là sử dụng một phương pháp tính toán để điều chỉnh mẫu trên mặt kẻ ô để mẫu được chiếu lên quang học đáp ứng các yêu cầu thiết kế càng nhiều càng tốt, để kiểm soát lỗi Oplay {{0} Được sử dụng . Trong quá trình MEMS, độ chính xác của lớp phủ chủ yếu được cải thiện bởi các máy in thạch bản có độ chính xác cao . ở cấp độ quá trình, việc lựa chọn các vật liệu có thể thay đổi một cách có thể Để giảm căng thẳng bên trong gây ra sự khác biệt trong việc mở rộng nhiệt của vật liệu, do đó làm giảm mức độ biến dạng wafer và cải thiện độ chính xác của lớp phủ .