Quy trình sản xuất cơ bản của các mạch tích hợp CMO

 Công nghệ CMO (công nghệ bán dẫn oxit kim loại bổ sung) đã phát triển thành một công nghệ quy trình chính cho sản xuất chất bán dẫn vì nó được Wanlass và SAH đề xuất vào năm 1963. sự tích hợp.

Quy trình sản xuất cơ bản của các mạch tích hợp CMO

Đằng trước Kết thúc

Trong quá trình {{0}. Phương pháp cô lập: 0. 18μm trở lên: được phân lập bởi quá trình oxy hóa cục bộ (locos). 0,18μm trở xuống: Phân lập rãnh nông (STI) được sử dụng để giảm điện dung ký sinh của khu vực bị cô lập và cải thiện hiệu suất mạch.

Bẫy hình thành: Trong quá trình 0.

Mặt sau Kết thúc

Quá trình back-end hoàn thành kết nối kim loại của thiết bị.

Tài liệu kết nối:

nhiều hơn {{0}}. 18μm: chủ yếu sử dụng nhôm kim loại làm vật liệu kết nối. 0,18μm trở xuống: Mặc dù nhôm vẫn có thể được sử dụng cho các kết nối, đồng chủ yếu được sử dụng làm vật liệu kết nối để giảm điện trở suất và cải thiện hiệu suất mạch. Các quá trình kết nối: bao gồm sự hình thành của nhiều lớp dây kim loại và vias, cũng như tiếp xúc với kim loại-silicon.

0040-35057 hàn

Các bước đơn giản hóa cho 0.

1. Chuẩn bị điều trị: Chọn chất nền silicon thích hợp để làm sạch và tiền xử lý.

Tăng trưởng 2.Oxide: Một lớp oxit mỏng được trồng trên đế để hoạt động như một lớp mặt nạ cho các quá trình tiếp theo.

3.Lithography và khắc: Các mẫu được hình thành bằng phương pháp quang khắc và được chuyển sang chất nền thông qua quá trình khắc.

4. Cấy ghép: Theo các yêu cầu của thiết bị, các loại cấy ghép ion khác nhau được thực hiện để tạo thành các khu vực rút nguồn và bẫy.

5.analing: Các ion được tiêm được ủ để khôi phục tổn thương mạng và kích hoạt các nguyên tử tạp chất.

6.STI Phân lập: Các rãnh nông được khắc trong khu vực được phân lập và chứa đầy các vật liệu như oxit silicon để tạo thành một vùng cô lập.

7. Kết nối kim loại: Nhiều lớp dây kim loại và VIAS được hình thành để hoàn thành kết nối kim loại của thiết bị.

8.Passivation & đóng gói: Một lớp thụ động được hình thành trên bề mặt của thiết bị và được gói gọn để bảo vệ thiết bị và cải thiện độ tin cậy.

0.

Sự hình thành các vùng hoạt động

Sự lắng đọng của lớp oxit lớp lót và lớp nitride silicon: trên chất nền silicon loại P hoặc lớp epiticular loại P, một lớp silicon dioxide (SiO₂) đầu tiên được phát triển bởi quá trình oxy hóa nhiệt như một lớp oxit liner. Tiếp theo, một lớp nitride silicon được lắng đọng dưới dạng lớp mặt nạ cứng cho các bước khắc tiếp theo.

Litphography & Etching: Phơi nhiễm và phát triển được thực hiện bằng cách sử dụng 1 tấm in thạch bản để loại bỏ chất quang học khỏi các khu vực bị cô lập của thiết bị. Sau đó, silicon nitride, oxit lót và một phần của silicon không được bao phủ bởi chất quang học được loại bỏ bằng cách khắc ướt hoặc khô, tạo thành cấu trúc sơ bộ của sự phân lập rãnh nông (STI).

Sự phát triển nhiệt và phẳng của silica: Sau khi loại bỏ quang học, một lớp silica được trồng ở các bức tường dưới và bên của rãnh nông bằng quá trình oxy hóa nhiệt, được gọi là Roundingoxide, được sử dụng để làm mịn các góc nhọn của đáy rãnh để giảm dần điện tử phá vỡ. Tiếp theo, một lớp silica được lắng đọng và mật độ bằng cách sử dụng lắng đọng hơi áp suất thấp (LPCVD). Cuối cùng, một quá trình phẳng hóa được thực hiện bằng phương pháp đánh bóng cơ học hóa học (CMP) để đảm bảo tiến trình trơn tru của quá trình tiếp theo.

Loại bỏ nitride silicon và sự phát triển của lớp oxit cuối cùng: Sau khi lớp nitride silicon và một phần của lớp silica được loại bỏ, một lớp silicon dioxide được phát triển ở 900 độ như một lớp rào cản để cấy ion tiếp theo.

{{Không

Sự hình thành của n bẫy và p bẫy

Sự hình thành của N bẫy: Phơi nhiễm và phát triển bằng cách sử dụng 2 tấm in thạch bản để loại bỏ chất quang học trong khu vực N-Trap. Sau đó, một ion phốt pho liều cao (P) năng lượng cao được tiêm để tạo thành một bẫy N. Arsenic (AS) sau đó được tiêm ở năng lượng thấp hơn để ngăn chặn sự thâm nhập giữa các nguồn PMOS và cống. Cuối cùng, một mũi tiêm năng lượng thấp AS được sử dụng để điều chỉnh điện áp bật của PMO. Sự phân bố năng lượng và liều lượng từ cao đến thấp tạo ra cái gọi là ngược. Sự hình thành của Ptps: Sau khi loại bỏ quang học, in thạch bản của các bẫy p được thực hiện bằng cách sử dụng 3 tấm in thạch bản. Sau đó, một ion boron (b) năng lượng cao, liều cao được tiêm để tạo thành bẫy p. Tiếp theo, B được tiêm ở một năng lượng thấp hơn để ngăn chặn sự xâm nhập giữa các nguồn NMOS và cống. Cuối cùng, một mũi tiêm năng lượng thấp được sử dụng để điều chỉnh điện áp bật của NMO.

Sự hình thành cổng

Tăng trưởng oxit cổng và lắng đọng polysilicon: Sau khi hình thành N-Trap và P-Trap, lớp oxit được loại bỏ và wafer được làm sạch. Sau đó, lớp oxit cổng tăng trưởng nhiệt được giữ ở 800 độ. Tiếp theo, một lớp polysilicon được gửi làm vật liệu cổng.

In thạch bản và ăn mòn cổng: in thạch bản cổng được thực hiện bằng cách sử dụng tấm in thạch bản 4-, và polysilicon không mong muốn được loại bỏ bằng cách khắc khô để tạo thành một kết nối cổng và đa tinh thể của thiết bị.

Sự hình thành thoát nước doping ánh sáng (LDD).

Sự hình thành NMOSLDD: Sau khi hình thành cổng, quá trình oxy hóa đa tinh thể được thực hiện và một lớp silica được trồng nhiệt trên đa tinh thể cổng. Litva của NMoSLDD được thực hiện bằng cách sử dụng tấm in thạch bản 5-, sau đó là cấy ghép năng lượng thấp như các ion để tạo thành một vùng thoát nước pha tạp (NLDD) của NMO.

Sự hình thành PMOSLDD: Sau khi loại bỏ quang học, quang học của PMOSLDD được thực hiện bằng cách sử dụng 6 tấm in thạch bản. Tiếp theo, các ion B năng lượng thấp được tiêm để tạo thành một vùng rút nguồn pha tạp nhẹ (PLDD) của PMOS. Vì B khuếch tán nhanh hơn AS, năng lượng tiêm của PLDD thấp hơn so với NLDD.

Việc sản xuất miếng đệm

Sự lắng đọng và ăn mòn: Một lớp TEOS (tetraethoxysilane) được đặt trên đĩa như một tiền chất của miếng đệm. Tiếp theo là sự ăn mòn khô đẳng hướng, giữ lại TEO trên thành bên của polysilicon cổng để tạo thành một spacer.rapid ủ nhiệt: ủ nhiệt nhanh ở nhiệt độ cao (RTA) được thực hiện trên LDD được tiêm để kích hoạt các nguyên tử bị tiêm. Vai trò của miếng đệm là ngăn chặn việc tiêm nguồn tiếp theo và đạt được sự tự liên kết của quá trình.

Sự hình thành các cống NMO và PMOS

Tiêm cống nguồn NMOS: Sau khi miếng đệm được chế tạo, một lớp oxit mỏng được trồng nhiệt như một hàng rào phun. Một tấm thạch bản 7- đã được sử dụng cho bản in thạch bản của cống nguồn NMOS, sau đó là cấy ghép năng lượng cao như các ion để tạo thành vùng thoát nguồn của NMOS.

Tiêm thoát nguồn PMOS: Sau khi loại bỏ quang học, in thạch bản của cống nguồn PMOS được thực hiện bằng cách sử dụng tấm in thạch bản 8-. Tiếp theo, ion BF₂ được tiêm (BF₂ là một hợp chất của B được sử dụng để tăng nồng độ pha tạp của nguồn gốc nguồn PMOS) để tạo thành vùng rút nguồn của PMOS. Do khối lượng lớn các ion BF₂, năng lượng tiêm tương đối thấp.

Cho đến nay, các bước chính của 0. 18μM CMOS Quy trình mặt trước đã được hoàn thành, bao gồm sự hình thành của vùng hoạt động, chế tạo các giếng N và P, sự hình thành của cổng, sự hình thành nguồn phát sáng và thoát nước, sự cố định của spacer, và hình thành các nguồn gốc. Cùng với nhau, các bước này tạo thành cấu trúc cơ bản của mạch tích hợp CMOS và cung cấp cơ sở cho các quy trình back-end tiếp theo (kết nối kim loại, v.v.).

0.

Trong quá trình kết nối nhôm back-end, điều chính là chế tạo kết nối kim loại và sau đây là các bước chi tiết của 6- kết nối bằng nhôm lớp:

Làm cho liên lạc

Sự lắng đọng và phẳng môi trường: Đầu tiên, một lớp TEOS (tetraethoxysilane) được lắng đọng dưới dạng lớp môi trường cơ sở, sau đó là sự lắng đọng của TEOS (BPSG) pha tạp với B và P để cải thiện tính lưu động và độ bao phủ của môi trường. Cuối cùng, một quá trình phẳng hóa được thực hiện bởi CMP (đánh bóng cơ học hóa học) để làm cho bề mặt của đĩa tâng bốc.

Litphography & Ăn mòn lỗ tiếp xúc: Các lỗ tiếp xúc là in thạch bản bằng cách sử dụng một tấm in thạch bản cụ thể, và sau đó khắc khô được thực hiện để loại bỏ lớp điện môi không được bao phủ bởi chất photoresist để tạo thành các lỗ tiếp xúc.

Làm đầy lỗ tiếp xúc: Ti (titan), thiếc (titan nitride) và W (vonfram) được lắng đọng, trong đó Ti và thiếc được sử dụng làm lớp bám dính và rào cản, và W được sử dụng làm vật liệu phụ. Phần W trên bề mặt được loại bỏ bởi CMP của W và chỉ W trong lỗ tiếp xúc được giữ lại, tạo thành cấu trúc lỗ tiếp xúc cuối cùng.

Chế tạo lớp kim loại đầu tiên

Sự lắng đọng kim loại: Sau khi lỗ tiếp xúc được chế tạo, TI, alcu (hợp kim nhôm-đồng) và thiếc được lắng đọng, với alcu là vật liệu dẫn điện chính, và Ti và thiếc là lớp bám dính và lớp rào cản tương ứng.

LITHOGRAPHY & ETCHING: Litography được thực hiện bằng cách sử dụng một tấm in thạch bản của lớp kim loại đầu tiên, và sau đó lớp kim loại không được bao phủ bởi chất quang học được loại bỏ bằng cách khắc để tạo thành cấu trúc liên kết của lớp kim loại đầu tiên.

Chế tạo các lớp qua các lỗ và các lớp kim loại tiếp theo

Quá trình xuyên lỗ: Các lỗ xuyên qua được thực hiện trong một quy trình tương tự như các lỗ tiếp xúc và được sử dụng để kết nối các mạch giữa các lớp kim loại khác nhau. Quá trình lớp kim loại: Bắt đầu từ lớp kim loại thứ hai, việc sản xuất từng lớp kim loại bao gồm tiền gửi kim loại, quang khắc, khắc và các bước khác. Khi số lượng lớp kim loại tăng, độ dày của lớp kim loại tăng theo đó để chịu được dòng điện cao hơn và cung cấp sự phân tán nhiệt tốt hơn. Lớp kim loại cuối cùng và phần: Sau khi tất cả các lớp kim loại đã được chế tạo, thiết bị được cắt lát và đĩa được cắt thành các chip riêng lẻ.

Thụ động và làm miếng đệm

Sự lắng đọng lớp thụ động: Sau khi lớp kim loại trên cùng được hoàn thành, sio₂ và si₃n₄ được lắng đọng dưới dạng các lớp thụ động để bảo vệ chip khỏi thiệt hại khỏi môi trường bên ngoài.

In thạch bản và ăn mòn: in thạch bản của pad được thực hiện bằng cách sử dụng một tấm in thạch bản cụ thể, và sau đó lớp thụ động trên miếng đệm cần được dẫn đến bằng cách khắc để tạo thành khu vực pad chì.

0.

Sự khác biệt chính giữa quá trình kết nối đồng và quá trình kết nối nhôm là sử dụng đồng làm vật liệu kết nối kim loại và sử dụng điện môi thấp K làm vật liệu cách ly giữa các lớp kim loại. Sau đây là các bước chi tiết của quá trình kết nối đồng:

Lắng đọng phương tiện truyền thông trước kim loại

Sự lắng đọng phương tiện truyền thông và phẳng: Đầu tiên, TEOS không mở được được lắng đọng dưới dạng lớp môi trường cơ sở, sau đó là sự lắng đọng BPSG và mật độ nhiệt độ cao và phẳng. Một lớp TEO không mở ra sau đó được gửi làm lớp điện môi tiền kim loại cuối cùng.

Chế tạo các lỗ tiếp xúc

Litphography & Ăn mòn lỗ tiếp xúc: Tương tự như quá trình kết nối nhôm, các lỗ tiếp xúc được in thạch bản bằng một tấm in thạch bản cụ thể, và sau đó lớp điện môi không được bao phủ bởi chất quang học được loại bỏ bằng cách ăn mòn.

Hố liên hệ: Một lớp mỏng Ti và thiếc được lắng đọng dưới dạng độ bám dính và lớp rào cản bằng phương pháp CVD (lắng đọng hơi hóa học), sau đó là sự lắng đọng của W để làm đầy. Phần W trên bề mặt được loại bỏ bởi CMP của W và cấu trúc lỗ rỗng tiếp xúc cuối cùng được hình thành.

Chế tạo lớp kim loại 1

Lắng đọng điện môi thấp K: lớp phủ điện môi thấp K để giảm điện dung ký sinh. Kim loại kim loại và khắc: SiO₂ được lắng đọng dưới dạng lớp cuối của khắc, và sau đó kim loại 1 in thạch bản và khắc được thực hiện để tạo thành một kim loại 1- rãnh.

Làm đầy đồng & CMP: TA được lắng đọng dưới dạng một lớp đồng xâm nhập, và sau đó các rãnh làm đầy đồng được lắng đọng bằng phương pháp CVD. Đồng dư thừa trên bề mặt được CMP loại bỏ để tạo thành cấu trúc liên kết của kim loại 1.

Chế tạo lớp kim loại 2

Rào cản etch và lắng đọng phương tiện k thấp: Sin được lắng đọng dưới dạng lớp rào cản etch, và sau đó phương tiện k và sio₂ thấp được phủ như lớp kết thúc và lớp phụ. Litphography và khắc của các lớp xuyên qua và các lớp kim loại: Litphography và khắc của lỗ 1 được thực hiện để tạo thành một cấu trúc xuyên lỗ. Tiếp theo là quang học và khắc kim loại 2 để tạo thành một mẫu kim loại 2.

Làm đầy đồng & CMP: Lớp xâm nhập TA được gửi với PVD, tiếp theo là rãnh được chứa đầy đồng lắng đọng CVD. Đồng dư thừa trên bề mặt được CMP loại bỏ để tạo thành cấu trúc liên kết của kim loại 2.

Chế tạo các kết nối và miếng đệm kim loại nhiều lớp và miếng đệm

Chế tạo lớp kim loại tiếp theo: Quá trình chế tạo kim loại 3 và lớp trên của nó tương tự như kim loại 2, bao gồm sự lắng đọng của các lớp rào cản khắc, môi trường thấp K, sio₂, in thạch bản, khắc, làm đầy đồng và CMP.

Chế tạo thụ động và pad: Sau khi hoàn thành lớp kim loại trên cùng, Si₃n₄ và SiO₂ được lắng đọng bằng phương pháp PECVD như lớp bảo vệ thụ động của thiết bị, và sau đó pad là phương pháp quang hóa và xử lý ăn mòn được thực hiện để tạo thành khu vực pad chì.

Thông qua các bước trên, toàn bộ quy trình sản xuất của 0.