Các quy trình bán dẫn và CMOS

Chất bán dẫn và CMOPRocesses

Cát tự nhiên rất giàu silica (SiO₂), từ đó - silicon đơn tinh thể tinh khiết có thể được trích xuất để sản xuất các mạch tích hợp. Silicon đơn tinh thể có các yêu cầu độ tinh khiết cực kỳ cao, cần đạt hơn 99,99999999% (nghĩa là 9 9 s) và các nguyên tử silicon cần được sắp xếp theo cấu trúc kim cương để tạo thành một hạt nhân tinh thể. Khi hướng mặt phẳng tinh thể của nhân tinh thể giống nhau, silicon đơn tinh thể có thể được hình thành; Nếu hướng của mặt phẳng tinh thể là khác nhau, polysilicon sẽ được hình thành.

Cả silicon đơn tinh thể và polysilicon đều có thể được sử dụng trong sản xuất các mạch tích hợp, trong đó silicon đơn tinh thể chủ yếu được sử dụng để xây dựng chất nền silicon và polysilicon có thể được sử dụng để tạo ra các thành phần như cổng, điện trở polysilicon hoặc tụ điện của ống mos.

Như được hiển thị trong Hình 1, quá trình sản xuất từ ​​cát đến chip như sau: Đầu tiên, cát thạch anh được sử dụng làm nguyên liệu thô để chuẩn bị silicon tinh thể đơn - Hàm lượng silica của cát thạch anh cao hơn so với cát thông thường và có thể thu được silicon cấp độ. sau đó tinh chế, tinh chế và lắng đọng silicon cấp phép luyện kim để tạo ra polysilicon; Thông qua quá trình vẽ, polysilicon có thể được chuyển đổi thành các thỏi silicon đơn tinh thể. Cắt các thỏi silicon tinh thể đơn thành các tấm mỏng để có được tấm wafer. Một số lượng lớn các mạch mạch tích hợp có thể được thực hiện trên mỗi wafer, được cắt lát, thử nghiệm và đóng gói để tạo ra các sản phẩm chip mạch tích hợp (chip).

Chất bán dẫn nội tại

Chất bán dẫn nội tại đề cập đến các tinh thể tinh khiết không có nguyên tử tạp chất và không có khuyết tật cấu trúc. Germanium (GE) và silicon (SI) là cả hai nguyên tố tứ giác và thường là vật liệu bán dẫn được sử dụng. Trong các chất bán dẫn nội tại, mặc dù bốn electron hóa trị ở lớp ngoài cùng của các nguyên tử có thể tạo thành liên kết cộng hóa trị với các electron ngoài cùng của các nguyên tử xung quanh, dưới sự kích thích của nhiệt hoặc năng lượng ánh sáng, các electron trong một số liên kết cộng hóa trị có thể thoát ra khỏi các liên kết của các hệ thống. Do hai chất mang trong chất bán dẫn nội tại luôn xuất hiện theo cặp và ở trạng thái cân bằng nhiệt, theo tác động của điện trường ứng dụng, các chất mang này có thể di chuyển theo hướng để tạo thành một dòng điện, do đó vật liệu có độ dẫn nhất định, vì vậy loại chất bán dẫn này được gọi là chất bán dẫn nội tại.

Nếu một lượng nhất định của các nguyên tử tạp chất cụ thể được thêm vào chất bán dẫn nội tại, nó sẽ được chuyển thành một chất bán dẫn nội tại không -. Trong số đó, các chất bán dẫn nội tại không - được kết hợp với các phần tử pentavalent được gọi là n - loại bán dẫn loại, và các phần tử pentavalent như vậy được gọi là tạp chất của nhà tài trợ; Non - chất bán dẫn nội tại được kết hợp với các phần tử hóa trị ba được gọi là p - loại bán dẫn loại, và các phần tử trivalent này được gọi là tạp chất máy chủ tương ứng. Không giống như trạng thái cân bằng nhiệt của chất bán dẫn nội tại, hai chất mang trong các chất bán dẫn nội tại không - luôn ở trạng thái không cân bằng: chất mang chiếm ưu thế được gọi là chất mang đa số (được gọi là nhiều người), và người vận chuyển thứ cấp được gọi là người vận chuyển thiểu số Vì n - loại bán dẫn loại được pha tạp với 5 - các phần tử Valent, các momotron của chúng là các electron miễn phí; Chất bán dẫn loại P được pha tạp với các phần tử hóa trị ba, và các phân tử của chúng là lỗ hổng.

Bên trong chất bán dẫn nội tại, nồng độ của hai chất mang (electron dải dẫn điện và lỗ băng hóa trị) ở trạng thái cân bằng nhiệt là như nhau, và nồng độ này được gọi là nồng độ chất mang nội tại. Nồng độ này không phải là không đổi, nhưng phụ thuộc vào vật liệu cụ thể của chất bán dẫn và nhiệt độ mà nó được đặt - Nhiệt độ càng cao, nồng độ của chất mang nội tại càng cao.

Trong không - chất bán dẫn nội tại, nồng độ của hầu hết các chất mang (polypion) tương đương với nồng độ pha tạp của tạp chất, thường là một số bậc độ lớn hơn nồng độ chất mang nội tại. Nồng độ của một số lượng nhỏ người mang (rất ít) thường thấp hơn so với người mang nội tại, và cũng có một số đơn đặt hàng chênh lệch cường độ giữa hai. Do đó, so với nồng độ hạt đa -, nồng độ oligoptonic là cực kỳ thấp, không đáng kể trong hầu hết các kịch bản tính toán và phân tích.

Người vận chuyển tạo ra một chuyển động trôi dạt định hướng được điều khiển bởi các lực điện điện. Trong môi trường điện trường yếu, mối quan hệ tỷ lệ trực tiếp được thỏa mãn giữa tốc độ trôi trung bình v của sóng mang và cường độ điện trường E, được biểu thị bằng

.

Chuyển động trôi của chất mang này có thể tạo thành một dòng trôi và độ lớn của dòng trôi có tương quan tích cực với tính di động của sóng mang. Cần lưu ý rằng mặc dù hướng trôi thực tế của các lỗ và các electron tự do nằm ngược lại dưới tác động của lực điện trường, nhưng hướng trôi dạt được hình thành bởi mỗi chúng là giống nhau, do đó, tổng dòng trôi bên trong chất bán dẫn bằng với sự chồng chất của dòng chảy của lỗ và dòng điện electron tự do.

Khi cường độ của điện trường được áp dụng là như nhau, mật độ dòng trôi của bộ bán dẫn càng lớn, độ dẫn của nó càng mạnh. Phân tích sâu hơn cho thấy mật độ dòng trôi không chỉ tỷ lệ thuận với tính di động của chất mang, mà còn với nồng độ của sóng mang. Mặc dù nồng độ sóng mang của chất bán dẫn nội tại không bằng 0 và có thể tạo ra dòng chảy yếu dưới tác dụng của điện trường, nồng độ sub multi - của chất bán dẫn nội tại. Do đó, mật độ dòng trôi của chất bán dẫn nội tại thường không đáng kể khi tính toán dòng trôi.

P-loại và n - loại bán dẫn loại

Q - Do mật độ dòng trôi cực nhỏ của chất bán dẫn nội tại, chất bán dẫn nội tại thường có thể được coi là chất cách điện so với các chất bán dẫn nội tại không-. Do đó, các vật liệu bán dẫn được sử dụng trong sản xuất thực tế các mạch tích hợp là không - chất bán dẫn nội tại. Độ dẫn điện của các chất bán dẫn nội tại không - có liên quan chặt chẽ đến tính di động của các đa số: tính di động càng lớn, độ dẫn của chất bán dẫn càng mạnh và thiết bị hoạt động nhanh hơn trên chất bán dẫn.

Dữ liệu di động của chất mang cho germanium (GE) và silicon (SI) được thể hiện trong Bảng 2 (trong đó tính di động điện tử miễn phí được viết là μn và tính di động của lỗ được viết là μp). Tính di động điện tử miễn phí μn của cả Ge và Si lớn hơn nhiều so với tính di động của lỗ μp, do đó n - các thiết bị bán dẫn loại hoạt động tốt hơn đáng kể so với p - các thiết bị bán dẫn loại trong các chỉ báo hiệu suất chính như tăng, đặc điểm tần số và khả năng lái.

Như được hiển thị trong Hình 2, khi n - loại bán dẫn và p - loại bán dẫn gần tiếp xúc gần, một điểm nối PN sẽ hình thành ở giao diện giữa hai. Trong vùng nối, các electron tự do ở vùng N khuếch tán đến vùng P, trong khi các lỗ hổng trong khu vực P khuếch tán đến vùng N. Sau khi chuyển động khuếch tán này xảy ra, một điện trường bên trong được hình thành tại giao diện từ vùng N đến vùng P. Khi cường độ của điện trường bên trong tăng dần, lực khuếch tán cuối cùng và lực điện trường bên trong đạt đến trạng thái cân bằng và chuyển động khuếch tán dừng lại. Tại thời điểm này, một khu vực không có electron và lỗ hổng miễn phí sẽ hình thành ở giao diện giao nhau, được gọi là vùng điện tích không gian và thường được gọi là vùng cạn kiệt. Nếu các điện cực được rút ra ở cả hai đầu của đường giao nhau, một diode có thể được hình thành - điện cực từ vùng P là cực dương và điện cực từ vùng N là cực âm.

Áp dụng điện áp cho cả hai đầu của diode có thể phá vỡ trạng thái cân bằng ban đầu giữa lực khuếch tán và lực điện trường. Nếu điện áp được áp dụng đáp ứng điện thế catốt cao hơn điện thế cực dương, điện áp được áp dụng sẽ làm tăng lực điện trường bên trong, khiến chất mang vẫn không thể thực hiện chuyển động khuếch tán - vì không có dòng khuếch tán, diode nằm ở trạng thái cắt -. Ngược lại, điện áp được áp dụng sẽ làm suy yếu lực điện trường bên trong, sóng mang sẽ bắt đầu khuếch tán trở lại và dòng khuếch tán sẽ được tạo ra bên trong diode, tại thời điểm đó, diode sẽ đi vào trạng thái dẫn. Khả năng bật hoặc tắt này với điện áp được áp dụng làm cho dẫn điện đơn hướng diode, từ đó đóng vai trò chính trong mạch. Trong quy trình CMOS, một số loại nối PN được hình thành, có thể được sử dụng không chỉ để sản xuất điốt trong các mạch tích hợp, mà còn để đạt được sự cô lập điện giữa các thiết bị ở trạng thái sai lệch ngược.

Quá trình giới thiệu 5 - các phần tử Valent hoặc 3 giá trị vào chất bán dẫn được gọi là pha tạp và quá trình pha tạp thường được sử dụng bởi cấy ghép ion. Khi nồng độ cấy ghép ion thấp, nó bị pha tạp nhẹ (được biểu thị dưới dạng n⁻, n⁻ hoặc p⁻, p⁻); Khi nồng độ cấy ghép ion cao, nó bị pha tạp (được biểu thị bằng n⁺, n⁺ hoặc p⁺, p⁺). Rõ ràng, độ dẫn của chất bán dẫn pha tạp nặng hơn là tốt hơn so với các chất bán dẫn pha tạp nhẹ.

Khi doping nặng cục bộ được thực hiện trong một khu vực lớn của khu vực pha tạp ánh sáng, khu vực pha tạp ánh sáng thường được gọi là chất nền và khu vực pha tạp nặng được gọi là vùng khuếch tán (khuếch tán) hoặc hoạt động (hoạt động). Loại bán dẫn trong vùng khuếch tán và chất nền có thể giống nhau (cả n - loại hoặc p - loại) hoặc khác nhau (dị thể). Trong quy trình CMOS, có hai tình huống: doping kiểu mẫu chủ yếu được sử dụng để giáo dục điện cực và nhận ra kết nối thông qua tiếp xúc ohmic và đặc biệt - doping loại chủ yếu được sử dụng để xây dựng cấu trúc cách ly giữa thiết bị MOS và chất nền.

Các thiết bị bán dẫn cần được dẫn ra khỏi điện cực thông qua kim loại. Khi một chất bán dẫn tiếp xúc với kim loại, việc tái tạo cho phép các electron đến đường hầm thông qua hàng rào tiếp xúc, dẫn đến các tiếp điểm ohmic điện trở- thấp có thể được sử dụng để khơi gợi các điện cực. Tuy nhiên, trong trường hợp pha tạp ánh sáng, điện trở tiếp xúc giữa chất bán dẫn và kim loại là cực lớn và hiệu ứng kết nối điện cực không tốt, vì vậy nó không thể được sử dụng để dẫn ra điện cực. Do đó, để trích xuất điện cực từ chất nền pha tạp -, chất nền cần phải được cục bộ - pha tạp với đẳng cấu, và sau đó điện cực kim loại được giới thiệu.

Như được hiển thị trong Hình . 3, cấu trúc cấu hình của n - và kim loại được kết nối bằng cách tiếp xúc ohmic. N - bẫy được pha tạp nhẹ n - loại bán dẫn loại thường được sử dụng làm chất nền và cần được kết nối với VDD nguồn cung cấp. Để đạt được kết nối hiệu quả, yêu cầu tái cấu trúc đẳng cấu trong N - để tạo thành một vùng khuếch tán N⁺, do đó liên hệ với kim loại để xây dựng ohms. Cần lưu ý rằng silica (SiO₂) trong Hình 3 được sử dụng để đạt được sự phân lập cách nhiệt giữa kim loại và chất bán dẫn, và để tạo thành tiếp xúc ohmic giữa kim loại và vùng khuếch tán N⁺, các lỗ cần phải được mở trong lớp SiO₂, được gọi là lỗ tiếp xúc.

Vì việc tiêm các ion có hình - đặc biệt có thể tạo thành các điốt Pn Junction giữa vùng khuếch tán và chất nền, nhiều vùng khuếch tán trên cùng một chất nền có thể được phân lập với nhau bởi diode miễn là điện áp sai lệch được kiểm soát hợp lý để diode luôn ở trạng thái sai lệch ngược. Như được hiển thị trong Hình . 4, cấu trúc cấu hình phân lập diode của hai vùng khuếch tán P⁺ được hiển thị trong Hình . 4: hai vùng khuếch tán p⁺ trong n - có thể đảm bảo rằng hai điốt luôn ở trạng thái sai lệch ngược, và sau đó nhận ra sự cô lập diode giữa hai vùng khuếch tán P⁺.

Tương tự, nếu chất nền loại P - được kết nối với GND tiềm năng thấp nhất, có thể đạt được sự phân lập diode giữa nhiều vùng khuếch tán N⁺. Hình . 5 cho thấy cấu trúc cấu hình cách ly diode của quá trình n -, cho thấy cấu trúc phân lập diode giữa hai vùng khuếch tán P⁺ và giữa hai vùng khuếch tán N⁺. Chất nền của toàn bộ wafer trong hình là chất nền loại P - và bẫy n - được làm trên đầu của chất nền loại P -. Kết hợp với mối quan hệ tiềm năng trong hình . 5, có thể thấy rằng diode pn junction giữa n - và p - loại cũng ở trạng thái độ lệch ngược, đảm bảo sự phân lập giữa n { Quá trình này, chỉ chứa n bẫy và không đặt bẫy p, được gọi là quy trình n giếng.

Như được hiển thị trong Hình . 6 a, nếu hai vùng khuếch tán P+ được tiêm vào N -, hoặc hai vùng khuếch tán N+ được tiêm vào chất nền P -, vùng giữa hai vùng khuếch tán được xác định là một kênh. Chất nền được gọi bằng chữ B và các vùng khuếch tán ở cả hai mặt của kênh được biểu thị bằng S và D, được kết nối với kim loại bằng các lỗ tiếp xúc. Điện cực kim loại trực tiếp phía trên kênh, được biểu thị bằng chữ G. Kết hợp với mối quan hệ điện áp được áp dụng trong Hình . 6, có thể thấy rằng diode pn junction giữa n - Vì vậy, tất cả s và d trong hình không được tiến hành. Cần lưu ý rằng có hai bộ S, D, G và B riêng biệt trong hình, sử dụng cùng một chữ cái ở đây, chỉ để tạo điều kiện cho việc đặt tên tiếp theo của các chân ống MOS.

Trong Hình 6b, kênh giữa hai vùng khuếch tán N+ thuộc về chất nền loại P - được kết nối với GND. Tại thời điểm này, nếu một V₁ điện áp dương được áp dụng cho G phía trên kênh, điện trường được tạo ra giữa G và kênh sẽ thu hút một số electron, sẽ lấp đầy các lỗ hổng trong kênh. Nếu V₁ đủ cao để các electron vẫn còn sau khi điền vào lỗ, kênh sẽ thay đổi từ loại p - thành n -, sau đó kết nối hai vùng khuếch tán N+, do đó S và D được tiến hành. Khi điện áp của V₁ giảm xuống 0, kênh sẽ trở lại loại p -, cô lập s từ d một lần nữa. Do đó, S và D tương đương với hai đầu của công tắc điện tử, và bật/tắt và ngắt kết nối của chúng được điều khiển bởi điện áp của G.

Theo cùng một cách, kênh giữa hai vùng khuếch tán P+ trong b bẫy trong hình . 6 b là n giếng và giếng N được kết nối với VDD. Tại thời điểm này, điện áp V₂ bên dưới VDD được áp dụng cho G phía trên kênh và điện trường giữa G và kênh đẩy các electron trong kênh. Khi V₂ đủ thấp, không chỉ các electron tự do bị đẩy ra khỏi kênh, mà cả các electron trong một số liên kết cộng hóa trị, tạo thành các lỗ hổng trong các kênh. Theo cách này, kênh thay đổi từ loại n - thành p - hình, kết nối hai vùng khuếch tán P+ và cho phép S và D tiến hành. Khi điện áp của V₂ tăng trở lại thành VDD, kênh sẽ trở lại loại n -, cô lập S từ D một lần nữa, do đó, cấu trúc cũng là một công tắc điện tử được điều khiển bởi G.

0040-35057 Rev.C Weldment, Van khe, buồng xử lý

CMO

Các vùng khuếch tán ở cả hai mặt của kênh được gọi là nguồn và cống (D) và tấm điện cực phía trên kênh được gọi là cổng (g), cùng với backgate (b) của chất nền tạo thành ống MOS. Thiết bị bao gồm hai vùng khuếch tán N+ và các cổng tương ứng của chúng được gọi là ống NMOS và các thiết bị bao gồm hai vùng khuếch tán P+ và các cổng tương ứng của chúng được gọi là ống PMOS và các ký hiệu của hai được thể hiện trong Hình . 6 c.

Vật liệu cổng của các ống MOS sớm là nhôm, thuộc loại kim loại. Silica giữa cổng và kênh thuộc về oxit. Kênh thuộc về chất bán dẫn. Kết hợp tên viết tắt của ba từ tiếng Anh Metal - oxide - SemicDuctor cho MOS (tức là kim loại - oxit - semicDuctor), đó là lý do tại sao ống mos được đặt tên. Cần chỉ ra rằng trong quá trình thực tế, độ dày của lớp silica bên dưới cổng cần phải ít hơn so với các khu vực khác.

Các ống MOS có thể được hiểu đơn giản là các công tắc điện tử được điều khiển bởi điện áp cổng: ống NMOS bật khi điện áp cổng cao và các ống PMOS bật khi điện áp cổng thấp. Như được hiển thị trong Hình 7, ống PMOS và ống NMOS được kết nối theo chuỗi giữa VDD và GND, và hai cổng được kết nối với nhau như cổng đầu vào A và cống của hai ống MOS được kết nối với nhau khi cổng đầu ra Y. Khi A thấp, ống NMOS bị cắt, ống PMOS được bật và đầu ra y được kéo lên. Kết quả là, A và Y tạo thành một pha nghịch đảo và mạch được gọi là biến tần.

Trong biến tần được hiển thị trong hình . 7, vì ống PMOS được kết nối với cổng của ống NMOS và điện áp cổng cần thiết cho hai cái được bật ngược lại, ống NMOS và ống PMOS sẽ không được bật. Ngoài biến tần, ống NMOS và ống PMOS cũng có thể tạo thành nhiều cổng logic khác, cũng không có mức tiêu thụ năng lượng DC ở trạng thái hoạt động tĩnh. Do các đặc điểm bổ sung cực kỳ hoàn hảo của ống NMOS và ống PMOS, mạch bao gồm hai ống được đặt tên là kim loại bổ sung - oxide - chất bán dẫn (CMOS).

0020-42287 Tấm Perf 8inch EC WXZ

Mặc dù không có dòng chảy trực tiếp giữa nguồn điện và mặt đất (nghĩa là không có mức tiêu thụ năng lượng tĩnh) khi cổng logic CMOS được nghỉ ngơi, trong quá trình lật trạng thái cổng logic, ống NMOS và ống PMOS sẽ có một hiện tượng dẫn truyền đồng thời ngắn, sẽ tạo ra mức tiêu thụ năng lượng nhất định. Ngoài ra, quá trình sạc và xả các tụ điện tải bằng các cổng logic cũng phải chịu mức tiêu thụ điện năng. Vì các mức tiêu thụ năng lượng này đều liên quan đến việc lật cổng logic, tần số đồng hồ càng cao, mức tiêu thụ năng lượng của mạch CMOS càng lớn; Tuy nhiên, tần số đồng hồ của các mạch tích hợp tỷ lệ lớn- hiện đại nói chung là cao, do đó, việc giải quyết các vấn đề tiêu thụ năng lượng và phân tán nhiệt vẫn là một vấn đề khó khăn trong thiết kế mạch tích hợp CMOS.

Khi quá trình CMOS tiếp tục phát triển theo luật của Moore, độ dày của lớp silica giữa cổng và kênh tiếp tục giảm và hiện tượng rò rỉ cổng ngày càng nghiêm trọng. Vấn đề này không rõ ràng trước giai đoạn quy trình Subicron sâu, nhưng sau khi vào nút quá trình nanomet, công suất rò rỉ cổng đã trở thành nguồn chính của tổng mức tiêu thụ mạch mạch. Trước giai đoạn quy trình Subicron sâu, chỉ cần giao dịch đồng hồ để tắt mạch; Tuy nhiên, sau quá trình Subicron sâu, tình huống thay đổi - ngoài việc tắt đồng hồ, điện áp cung cấp cần phải được giảm hoặc điện áp cơ chất phải được tăng lên để giảm thiểu mức tiêu thụ rò rỉ cổng. Với sự mở rộng liên tục của quy mô của các mạch tích hợp, mức tiêu thụ năng lượng và tản nhiệt đã trở thành tắc nghẽn thiết kế. Chỉ thông qua sự đổi mới công nghệ nhiều hơn, chúng ta mới có thể đảm bảo sự tiến bộ liên tục của luật Moore và cải thiện hơn nữa việc tích hợp chip.